TSMC vylepšuje technologii panelového balení;Očekává se, že pilotní linka CoPoS bude dokončena v červnu

Podle *The Business Times* začala pilotní výrobní linka CoPoS (Chip-on-Panel-on-Substrate) společnosti TSMC dodávat zařízení svému R&D týmu v únoru, přičemž se očekává, že celá linka bude plně funkční do června.

The Business Times poznamenal, že vzestup technologie CoPoS podtrhuje posun odvětví směrem k panelizaci a považuje ji za klíčové řešení pokročilých úzkých míst balení: protože rozměry fotorezistu čipů AI se stále zvětšují – například GPU Rubin společnosti NVIDIA je nyní 5,5krát větší než dříve – standardní 12palcový wafer může nyní pojmout pouze čtyři jednotky, jako je sedm jednotek.Zpráva uvádí, že formát čtvercového panelu může výrazně zlepšit využití a propustnost s dlouhodobým cílem nahradit křemíkové vložky skleněnými substráty.

Podle Business Times s tím, že pilotní výrobní linka CoPoS společnosti TSMC bude dokončena do poloviny roku, průmysl obecně očekává, že hromadná výroba bude postupně zahájena mezi lety 2028 a 2029. Zdroje dodavatelského řetězce citované ve zprávě však také varovaly, že s rostoucí velikostí substrátu se problémy s deformacemi zintenzivňují a stávají se jednou z největších překážek velkovýroby.

Mezitím Central News Agency poznamenala, že TSMC může zřídit svou první pilotní linku CoPoS v Chiayi a plánuje na tomto místě provést hromadnou výrobu s očekáváním další integrace funkcí CoPoS, SoIC (System-on-Chip) a WMCM (Wafer-Level Multi-Chip Module).

CNA oznámila, že TSMC také plánuje převést stávající 8palcové továrny na wafery na Tchaj-wanu na pokročilá balicí zařízení, zatímco současné back-end továrny budou podporovat výrobu špičkových 2nm procesů.